CYPD3123-40LQXIT USB ଇଣ୍ଟରଫେସ୍ IC CCG3

ଟାଇପ୍-ସି ଏବଂ USB-PD ସପୋର୍ଟ
■ ସମନ୍ୱିତ USB ପାୱାର ଡେଲିଭରୀ 3.0 ସମର୍ଥନ
■ ସମନ୍ୱିତ USB-PD BMC ଟ୍ରାନ୍ସସିଭର
■ ସମନ୍ୱିତ VCONN FETs
■ ବିନ୍ୟାସଯୋଗ୍ୟ ପ୍ରତିରୋଧକ RA, RP, ଏବଂ RD
■ ମୃତ ବ୍ୟାଟେରୀ ଚିହ୍ନଟ ସମର୍ଥନ
■ ସମନ୍ୱିତ ଦ୍ରୁତ ଭୂମିକା ସ୍ୱାପ୍ ଏବଂ ବିସ୍ତାରିତ ଡାଟା ମେସେଜିଂ
■ ଗୋଟିଏ USB ଟାଇପ୍-C ପୋର୍ଟକୁ ସମର୍ଥନ କରେ
■ ସମନ୍ୱିତ ହାର୍ଡୱେର୍ ଆଧାରିତ ଓଭରକରେଣ୍ଟ ସୁରକ୍ଷା (OCP) ଏବଂଓଭରଭୋଲଟେଜ ସୁରକ୍ଷା (OVP)

32-ବିଟ୍ MCU ସବସିଷ୍ଟମ୍
■ 48-MHz ARM Cortex-M0 CPU
■ ୧୨୮-କେବି ଫ୍ଲାସ୍
■ 8-କେବି SRAM

ସମନ୍ୱିତ ଡିଜିଟାଲ୍ ବ୍ଲକ୍‌ଗୁଡ଼ିକ
■ ହାର୍ଡୱେର୍ କ୍ରିପ୍ଟୋ ବ୍ଲକ ପ୍ରମାଣୀକରଣକୁ ସକ୍ଷମ କରେ
■ ବିଲବୋର୍ଡ ଡିଭାଇସକୁ ସମର୍ଥନ କରୁଥିବା ପୂର୍ଣ୍ଣ-ଗତି USB ଡିଭାଇସ୍ ନିୟନ୍ତ୍ରକଶ୍ରେଣୀ
■ ପ୍ରତିକ୍ରିୟା ସମୟ ପୂରଣ କରିବା ପାଇଁ ସମନ୍ୱିତ ଟାଇମର୍ ଏବଂ କାଉଣ୍ଟରଗୁଡ଼ିକ

USB-PD ପ୍ରୋଟୋକଲ ଦ୍ୱାରା ଆବଶ୍ୟକ
■ ଚାରୋଟି ରନ୍-ଟାଇମ୍ ପୁନଃବିନ୍ୟାସଯୋଗ୍ୟ ସିରିଏଲ୍ ଯୋଗାଯୋଗ ବ୍ଲକପୁନଃବିନ୍ୟାସଯୋଗ୍ୟ I2C, SPI, କିମ୍ବା UART କାର୍ଯ୍ୟକ୍ଷମତା ସହିତ (SCBs)

ଘଣ୍ଟା ଏବଂ ଅସିଲେଟରଗୁଡ଼ିକ
■ ବାହ୍ୟ ଘଣ୍ଟାର ଆବଶ୍ୟକତାକୁ ଦୂର କରି ସମନ୍ୱିତ ଓସିଲେଟରଶକ୍ତି
■ 2.7 V ରୁ 21.5 V ପର୍ଯ୍ୟନ୍ତ କାର୍ଯ୍ୟକ୍ଷମତା
■ ବାହ୍ୟ VBUS FET ପାଇଁ 2x ସମନ୍ୱିତ ଡୁଆଲ୍-ଆଉଟପୁଟ୍ ଗେଟ୍ ଡ୍ରାଇଭରଗୁଡ଼ିକସ୍ୱିଚ୍ ନିୟନ୍ତ୍ରଣ
■ GPIO ପାଇଁ ସ୍ୱାଧୀନ ଯୋଗାଣ ଭୋଲଟେଜ ପିନ୍ ଯାହା 1.71 V କୁ ଅନୁମତି ଦିଏI/Os ରେ 5.5 V ସିଗନାଲିଂ
■ ପୁନଃସେଟ୍: 30 µA, ଗଭୀର ନିଦ୍ରା: 30 µA, ନିଦ୍ରା: 3.5 mA

ସିଷ୍ଟମ୍-ସ୍ତରୀୟ ESD ସୁରକ୍ଷା
■ CC, SBU, DPLUS, DMINUS ଏବଂ VBUS ପିନ୍‌ରେ
■ ± 8-kV ସମ୍ପର୍କ ଡିସଚାର୍ଜ ଏବଂ ±15-kV ଏୟାର ଗ୍ୟାପ୍ ଡିସଚାର୍ଜ ଆଧାରିତIEC61000-4-2 ସ୍ତର 4C ରେପ୍ୟାକେଜଗୁଡ଼ିକ
■ ପାଇଁ 40-ପିନ୍ QFN, 32-ପିନ୍ QFN, ଏବଂ 42-ବଲ୍ CSPନୋଟବୁକ୍ / ଆସେସୋରିଜ୍
■ ଶିଳ୍ପ ତାପମାତ୍ରା ପରିସର (–୪୦ °C ରୁ +୧୦୫ °C) ସମର୍ଥନ କରେ।

ଚିତ୍ର ୧୧ ଏକ CCG3 ଡିଭାଇସ୍ ବ୍ୟବହାର କରି ପାୱାର ଆଡାପ୍ଟରର ପ୍ରୟୋଗ ଚିତ୍ରକୁ ଦର୍ଶାଉଛି।

ଏହି ଆପ୍ଲିକେସନ୍‌ରେ, CCG3 କେବଳ DFP (ପାୱାର ପ୍ରଦାତା) ଭାବରେ ବ୍ୟବହୃତ ହୁଏ। 40-ପିନ୍ QFN CCG3 ଡିଭାଇସ୍ ବ୍ୟବହାର କରି ପାୱାର ଆଡାପ୍ଟର ଦ୍ୱାରା ସମର୍ଥିତ ସର୍ବାଧିକ ପାୱାର ପ୍ରୋଫାଇଲ୍ 20 V, 100 W ପର୍ଯ୍ୟନ୍ତ। CCG3 ଉଭୟ ପ୍ରକାରର FET ଗୁଡ଼ିକୁ ଚଲାଇବାର କ୍ଷମତା ରଖେ ଏବଂ GPIO P1.0 (ଭୂଷୁଡ଼ି କିମ୍ବା ଗ୍ରାଉଣ୍ଡେଡ୍) ର ଅବସ୍ଥା ପାୱାର ପ୍ରଦାତା ପଥରେ ବ୍ୟବହୃତ ହେଉଥିବା FET (N-MOS କିମ୍ବା P-MOS FET) ପ୍ରକାରକୁ ସୂଚିତ କରେ।

CCG3 ସମସ୍ତ ସମାପ୍ତି ପ୍ରତିରୋଧକକୁ ଏକୀକୃତ କରେ ଏବଂ ଆଲୋଚନା ହୋଇଥିବା ପାୱାର ପ୍ରୋଫାଇଲକୁ ସୂଚିତ କରିବା ପାଇଁ GPIOs (VSEL0 ଏବଂ VSEL1) ବ୍ୟବହାର କରେ। ଆବଶ୍ୟକ ହେଲେ, CCG3 ସିରିଏଲ୍ ଇଣ୍ଟରଫେସ୍ (I2C, SPI) କିମ୍ବା PWM ବ୍ୟବହାର କରି ପାୱାର ପ୍ରୋଫାଇଲକୁ ମଧ୍ୟ ଚୟନ କରାଯାଇପାରିବ। ଟାଇପ୍-C ପୋର୍ଟରେ VBUS ଭୋଲଟେଜକୁ ଆଭ୍ୟନ୍ତରୀଣ ସର୍କିଟ୍ ବ୍ୟବହାର କରି ମନିଟର କରାଯାଏ ଯାହା ଦ୍ୱାରା ଅଣ୍ଡରଭୋଲଟେଜ ଏବଂ ଓଭରଭୋଲଟେଜ ଅବସ୍ଥା ଚିହ୍ନଟ କରାଯାଏ। ପାୱାର ଆଡାପ୍ଟର କେବୁଲ ବିଚ୍ଛିନ୍ନ ହେବା ସମୟରେ VBUS ର ଶୀଘ୍ର ଡିସଚାର୍ଜ ସୁନିଶ୍ଚିତ କରିବା ପାଇଁ, CCG3 ଡିଭାଇସର VBUS_DISCHARGE ପିନ୍ ସହିତ ସଂଯୁକ୍ତ ଏକ ରେଜିଷ୍ଟର ସହିତ ଏକ ଡିସଚାର୍ଜ ପଥ ପ୍ରଦାନ କରାଯାଏ। CCG3 ଡିଭାଇସର "OC" ଏବଂ "VBUS_P" ପିନ୍ ବ୍ୟବହାର କରି 10-m ସେନ୍ସ ରେଜିଷ୍ଟର ମାଧ୍ୟମରେ କରେଣ୍ଟ ସେନ୍ସ କରି ଓଭରକର୍ଣ୍ଟ ସୁରକ୍ଷା ସକ୍ଷମ କରାଯାଏ।

ଟାଇପ୍-ସି କନେକ୍ଟର ମାଧ୍ୟମରେ VBUS ପ୍ରଦାନକାରୀକୁ ପ୍ରଦାନକାରୀ ପଥ FETs ବ୍ୟବହାର କରି ଚାଲୁ କିମ୍ବା ବନ୍ଦ କରାଯାଇପାରିବ।

ଶକ୍ତି ପ୍ରଦାନକାରୀ FET ଗୁଡ଼ିକ ଉଚ୍ଚ-ଭୋଲଟେଜ ଗେଟ୍ ଡ୍ରାଇଭର ଆଉଟପୁଟ୍ (CCG3 ଡିଭାଇସର VBUS_P_CTRL0 ଏବଂ VBUS_P_CTRL1 ପିନ୍) ଦ୍ୱାରା ନିୟନ୍ତ୍ରିତ ହୁଏ। CCG3 ଡିଭାଇସ୍ ଟାଇପ୍-C ରିସେପ୍ଟେକଲ୍ ର DP ଏବଂ DM ଲାଇନ୍ ଉପରେ ମାଲିକାନା ଚାର୍ଜିଂ ପ୍ରୋଟୋକଲ୍ ସମର୍ଥନ କରିବାରେ ମଧ୍ୟ ସକ୍ଷମ। CCG3 ଡିଭାଇସ୍ ର V5V ପିନ୍ ରେ ଏକ 5-V ଉତ୍ସ ପ୍ରଦାନ କରି, ଡିଭାଇସ୍ ଟାଇପ୍-C କନେକ୍ଟରର CC1 କିମ୍ବା CC2 ପିନ୍ ଉପରେ VCONN ଯୋଗାଣ ପ୍ରଦାନ କରିବାରେ ସକ୍ଷମ ହୁଏ।

CCG3 ପରିବାରର ପାୱାର ଆଡାପ୍ଟର ଅଂଶଗୁଡ଼ିକ ସୀମିତ କାର୍ଯ୍ୟକ୍ଷମତା ସହିତ ବୁଟଲୋଡର ଏବଂ ଆପ୍ଲିକେସନ୍ ଫାର୍ମୱେର୍ ସହିତ ପଠାଯାଇଥାଏ। ଏହାର ଉଦ୍ଦେଶ୍ୟ ହେଉଛି EZ-PD ବିନ୍ୟାସ ଉପଯୋଗିତା ବ୍ୟବହାର କରି CC ଲାଇନ ଉପରେ ଆପ୍ଲିକେସନ୍ ଫ୍ଲାସିଂକୁ ସହଜ କରିବା। ଆପ୍ଲିକେସନ୍ ଫାର୍ମୱେର୍ ଫ୍ଲାସ୍ କରିବା ପାଇଁ EZ-PD ବିନ୍ୟାସ ଉପଯୋଗିତାକୁ ସକ୍ଷମ କରିବା ପୂର୍ବରୁ ପାୱାର ଆଡାପ୍ଟର ପାଇଁ ଏକ ସ୍ପଷ୍ଟ ପାୱାର ଚୁକ୍ତିନାମା ଆବଶ୍ୟକ।

GPIO (P1.0) ର ସ୍ଥିତି ଉପରେ ଆଧାରିତ ଏହି ଆପ୍ଲିକେସନ୍ ଫାର୍ମୱେର୍, ପ୍ରଦାତା ଲୋଡ୍ ସ୍ୱିଚ୍ (NFET/PFET) ର ପ୍ରକାର ନିର୍ଣ୍ଣୟ କରେ ଏବଂ Type-C ଉପରେ 5-V VBUS ଯୋଗାଣ କରେ।